반도체 공장에서 양자컴퓨터를 만들 수 있을까? 실리콘 큐비트가 넘은 '99% 정확도'의 벽

실리콘 스핀 큐비트가 양자 오류 수정의 문턱인 99퍼센트 연산 충실도를 달성했습니다. 반도체 제조 공정을 활용할 수 있으나 대규모 집적화를 위해 풀어야 할 공학 과제가 많습니다.

반도체 제조 생태계의 유산과 실리콘 양자 소자의 태동

현대 정보 문명의 눈부신 발전은 실리콘 반도체 제조 공정에 뿌리를 둡니다. 인류는 지난 반세기 동안 원자 단위의 초미세 회로 기술을 완성했습니다. 극자외선 노광 장비와 원자층 증착 공정은 정밀 제조의 정점을 보여줍니다. 손톱만 한 크기의 실리콘 칩 안에 수백억 개의 전자 스위치가 들어갑니다. 이러한 초미세 공정 덕분에 오늘날 컴퓨터와 머신러닝이 작동합니다.

그러나 초기 양자컴퓨터 연구는 실리콘 반도체와 다른 길을 걸었습니다. 물리학자들은 초전도 회로나 진공에 갇힌 이온 트랩 방식을 주로 썼습니다. 초전도 방식이 먼저 앞서나간 까닭은 소자 제작이 쉬웠기 때문입니다. 초전도 큐비트는 수백 마이크로미터(μm)에 이르는 비교적 큰 크기를 가집니다. 소자가 크기 때문에 마이크로파 신호 배선을 연결하기가 수월했습니다. 덕분에 수십에서 수백 개 수준의 큐비트 시스템을 가장 먼저 선보였습니다.

하지만 소자 크기가 수백 마이크로미터에 달한다는 점은 큰 한계가 됩니다. 유의미한 양자 알고리즘을 돌리려면 수백만 개의 물리 소자가 필요합니다. 수백만 개의 거대한 소자를 하나의 실리콘 칩에 집적하기는 어렵습니다. 여러 냉각 챔버를 배선으로 잇는 과정에서 막대한 열과 간섭이 발생합니다. 이는 대규모 양자컴퓨터로 나아가는 길목에서 치명적인 걸림돌이 됩니다.

반면 실리콘 스핀 큐비트는 현대 반도체 트랜지스터와 구조가 비슷합니다. 소자 하나의 크기가 수십 나노미터(nm)에 불과합니다. 초전도 소자와 비교하면 평면 면적 기준으로 수만 배 이상 작습니다. 단일 실리콘 기판 위에 수백만 개의 양자점을 바둑판처럼 배열할 수 있습니다. 공간 집적도 면에서 다른 플랫폼이 따라올 수 없는 잠재력을 지닙니다.

그럼에도 불구하고 실리콘 방식은 오랜 기간 정확도 한계에 부딪혔습니다. 실리콘 결정 내부의 원자핵 자기장과 계면 전하 결함이 원인이었습니다. 이 불규칙한 잡음들이 전자의 양자 상태를 쉴 새 없이 교란했습니다. 초기 실리콘 2-큐비트 논리 연산 충실도는 80퍼센트대에 머물렀습니다. 열 번 계산하면 한두 번은 필연적으로 오류가 발생하는 불안정한 상태였습니다.

동위원소 정제와 정전기 우물을 통한 단일 전자 격리

실리콘 내부의 불규칙한 자기 잡음을 없애기 위한 연구가 시작되었습니다. 물리학자들은 자연 상태 실리콘 결정을 이루는 동위원소에 주목했습니다. 자연계 실리콘 광물은 세 가지 동위원소로 이루어져 있습니다. 약 92.2퍼센트의 실리콘-28과 4.7퍼센트의 실리콘-29가 섞여 있습니다. 나머지 3.1퍼센트는 실리콘-30 동위원소로 채워져 있습니다.

이 가운데 원자량이 29인 실리콘-29는 원자핵 자체가 스핀을 지닙니다. 이 핵스핀들이 불규칙하게 요동치며 미세한 오버하우저 자기장을 만듭니다. 이 요동치는 자기장은 전자의 양자 상태를 빠르게 무너뜨립니다. 전자가 정보를 온전히 유지하는 시간을 수 마이크로초(μs)로 단축했습니다. 자연 상태의 실리콘은 양자 정보를 보관하기에 너무 시끄러운 환경이었습니다.

연구자들은 원심분리 기술을 동원해 핵스핀이 없는 실리콘-28을 농축했습니다. 실리콘-28의 순도를 99.9퍼센트 이상으로 극단적으로 끌어올렸습니다. 잡음의 원인이 되는 실리콘-29를 사실상 완전히 제거했습니다. 초순수 실리콘-28 박막을 기판 위에 원자 단위로 정밀하게 성장시켰습니다. 전자가 머무는 고체 격자 내부의 자기적 교란을 최소화한 것입니다.

원자 정제를 거치자 양자 정보 보존 시간인 결맞음 시간이 급증했습니다. 기존의 마이크로초 단위에서 수 밀리초, 특정 조건에서는 수 초까지 늘어났습니다. 깨끗해진 실리콘 기판 위에는 나노미터 크기의 금속 전극을 층층이 올렸습니다. 전극에 정밀한 전압을 걸어 전도대의 에너지 준위를 국소적으로 구부렸습니다. 전자가 빠져나갈 수 없는 정전기 전위 우물인 양자점을 만든 것입니다.

스핀은 팽이처럼 공간에서 회전하는 운동이 아니라 기본 입자가 크기와 무관하게 내재적으로 지니는 고유한 각운동량입니다.

극저온 환경에서 전위 우물의 깊이를 조절해 전자 단 하나를 가두었습니다. 고립된 전자는 고유한 내재적 각운동량인 스핀을 지니고 있습니다. 외부에서 강한 정자기장을 걸어 주면 전자의 에너지 준위가 갈라집니다. 이를 물리학에서 제만 분열 현상이라 부릅니다. 자기장과 평행한 바닥 상태와 반평행한 들뜬 상태로 에너지 준위가 나뉩니다.

두 준위의 분리 간격은 마이크로파 대역의 전자기파 주파수와 일치합니다. 마이크로파 신호로 두 준위 사이의 전이를 정밀하게 제어할 수 있습니다. 바닥 상태를 0으로, 들뜬 상태를 1로 지정해 양자 비트를 구성합니다. 이렇게 단일 전자의 스핀을 이용하는 실리콘 스핀 큐비트가 완성됩니다.

교환 상호작용과 2-큐비트 논리 연산의 구현

단일 큐비트가 0과 1의 중첩을 저장한다면 실제 계산에는 얽힘이 필요합니다. 두 개 이상의 큐비트가 상태를 주고받는 다중 큐비트 연산이 필수적입니다. 연구자들은 실리콘 위에 30에서 50나노미터(nm) 간격으로 양자점을 배치했습니다. 두 개의 인접한 우물 속에 전자를 각각 하나씩 포획했습니다. 두 우물 사이에는 터널 결합을 조절하는 중앙 장벽 전극을 두었습니다.

평상시에는 중앙 장벽 전극에 음전압을 걸어 두 전자를 격리합니다. 높은 에너지 장벽 때문에 두 전자는 서로 간섭하지 않습니다. 각자의 스핀 상태를 보존하며 안정적으로 독립성을 유지합니다. 두 전자를 얽어 연산을 수행할 때는 장벽 전극에 양전압 펄스를 가합니다. 수십 나노초(ns) 길이의 정밀한 전압 펄스를 인가하는 방식입니다.

전압 펄스가 가해지면 두 우물 사이의 전위 장벽이 순간적으로 낮아집니다. 양자역학적 터널링 현상에 의해 두 전자의 파동함수가 겹쳐집니다. 파동함수가 겹치는 순간 파울리 배타 원리가 강력하게 작용합니다. 두 전자의 스핀 방향이 같을 때와 반대일 때 에너지 차이가 생깁니다. 이를 하이젠베르크 교환 상호작용이라 부릅니다.

교환 결합 에너지의 크기는 인가하는 전압 펄스의 세기에 비례합니다. 펄스의 진폭과 시간을 나노초 단위로 정밀하게 제어합니다. 이를 통해 한 전자의 상태에 따라 다른 전자의 위상을 반전시킵니다. 두 전자의 스핀 상태를 서로 맞바꾸는 스핀 교환 연산도 만듭니다. 이렇게 두 큐비트를 얽는 기본 양자 논리 연산이 완성됩니다.

연산이 끝난 큐비트의 상태를 확인하려면 초정밀 판독 소자가 필요합니다. 연구자들은 양자점 바로 옆에 단일 전자 트랜지스터 센서를 배치했습니다. 단일 전자 트랜지스터는 전자 하나의 움직임을 전류 변화로 감지합니다. 이때 파울리 스핀 차단 현상을 이용해 스핀을 전하 상태로 변환합니다. 같은 스핀을 가진 두 전자는 같은 자리로 함께 이동하지 못합니다.

스핀 방향이 반대일 때만 전자가 이웃 자리로 넘어가며 전하가 바뀝니다. 센서 회로는 이 미세한 전하 이동을 고주파 무선 신호로 읽어냅니다. 상태를 한 번에 직접 읽어내는 단일 측정 판독이 가능해집니다. 수 마이크로초 안에 상태를 파괴하지 않고 정확하게 측정할 수 있습니다.

99퍼센트 충실도 달성과 물리적 소자 증설의 부담

실리콘 2-큐비트 논리 연산에서 99.5퍼센트 충실도를 얻었습니다. 이는 단순한 수치 상승을 넘어 매우 깊은 물리학적 의미를 지닙니다. 고전 반도체 회로는 0과 1의 전압 차이가 명확해 작은 잡음을 무시합니다. 그러나 양자 큐비트는 임의의 연속적인 확률 진폭과 위상을 다룹니다. 미세한 전자기장 요동에도 양자 위상이 틀어지는 탈결맞음이 일어납니다.

연산 중에 쌓이는 오류를 실시간으로 고치기 위해 표면 부호가 고안되었습니다. 표면 부호는 다수의 물리 큐비트를 2차원 바둑판 격자로 배열합니다. 데이터를 담는 큐비트 사이에 오류 검사용 보조 큐비트를 둡니다. 보조 큐비트를 측정해 양자 상태를 깨지 않고 오류 위치를 찾아냅니다. 이를 오류의 흔적을 감지하는 신드롬 측정이라 부릅니다.

표면 부호가 제대로 작동하려면 개별 연산의 오류율이 1퍼센트 미만이어야 합니다. 즉 논리 게이트의 충실도가 99퍼센트를 넘어야 오류 수정이 가능합니다. 이를 결함 허용 문턱값이라 부릅니다. 충실도가 99퍼센트 미만이면 오류를 고치는 과정에서 새 오류가 더 생깁니다. 실리콘 큐비트가 99.5퍼센트를 기록하여 마침내 이 문턱을 넘었습니다.

99퍼센트 충실도는 오류 수정이 성립하는 최소한의 출발점일 뿐이며, 하나의 온전한 논리 큐비트를 위해 수백 개 이상의 물리 소자가 투입되어야 합니다.

하지만 문턱값을 넘었다고 해서 실용적인 컴퓨터가 바로 완성되지는 않습니다. 충실도가 99.5퍼센트라면 문턱값에 바짝 붙어 있어 오류 억제 효율이 낮습니다. 실제 알고리즘을 돌리려면 전체 오류율을 1조 분의 1 이하로 낮춰야 합니다. 이를 위해서는 오류 정정 부호 거리를 대폭 늘려 격자를 키워야 합니다. 격자 간격이 넓어질수록 감지하고 바로잡을 수 있는 오류 수가 늘어납니다.

그 결과 안정적인 단 하나의 논리 큐비트를 구현하는 데 수백 개가 듭니다. 시스템 조건에 따라 수천 개의 물리 큐비트가 투입되기도 합니다. 이를 물리적 큐비트 오버헤드라 부릅니다. 유의미한 양자 계산에는 수천 개의 결함 없는 논리 큐비트가 필요합니다. 칩 위에는 수백만 개에서 수천만 개의 물리 소자가 집적되어야 합니다.

더구나 이 수많은 물리 소자가 모두 99퍼센트 이상의 충실도를 내야 합니다. 소자 하나라도 성능이 처지면 전체 오류 수정 사슬이 끊어집니다. 실험실에서 소수 소자로 거둔 성과는 원리 증명의 위대한 이정표입니다. 하지만 산업적 상용화를 위해서는 대규모 공학적 도약이 반드시 필요합니다.

극저온 환경의 냉각 용량 한계와 복잡한 배선 병목

실리콘 스핀 큐비트가 대규모로 확장되려면 냉각 한계를 넘어야 합니다. 전자의 스핀 상태를 열적 요동에서 보호해야 양자 연산이 가능합니다. 주변의 열에너지가 제만 분열 에너지보다 훨씬 작아야 합니다. 이 때문에 실리콘 스핀 큐비트는 극도로 낮은 온도에서만 작동합니다. 헬륨-3과 헬륨-4의 혼합물을 순환시키는 희석 냉동기를 사용합니다.

소자가 동작하는 온도는 통상 10에서 20밀리켈빈(mK) 수준입니다. 이 온도는 우주 배경 복사 온도보다 수백 배나 더 차가운 극저온입니다. 문제는 희석 냉동기 최하단이 감당하는 냉각 출력이 매우 작다는 점입니다. 최신 냉동기도 수백 마이크로와트(μW)에서 수 밀리와트(mW)에 그칩니다. 전자기기 기준으로는 극미한 열조차 받아내기 어려운 수준입니다.

단일 칩 위에 수천 개 이상의 양자점이 집적되는 상황을 가정해 봅니다. 각 소자를 켜고 끄기 위해 고주파 교류 전압 펄스가 계속 유입됩니다. 소자 전극과 주변 배선의 저항에서 열이 발생합니다. 이 발열량이 냉각 용량을 넘으면 챔버 온도가 순식간에 올라갑니다. 온도가 수백 밀리켈빈으로 오르면 양자 중첩이 즉시 파괴됩니다.

또 다른 치명적인 병목은 제어 배선의 물리적 부피입니다. 나노미터 크기의 큐비트 하나마다 여러 가닥의 신호선이 필요합니다. 정밀 직류 전압선과 고속 마이크로파 동축 케이블이 연결되어야 합니다. 수만 개의 큐비트를 다루려면 수만 가닥의 케이블이 냉동기로 들어갑니다. 이는 물리적 공간이 모자랄 뿐만 아니라 엄청난 외부 열을 끌어들입니다.

금속 도선을 타고 흐르는 전도열이 극저온 챔버 내부를 달구게 됩니다. 좁은 공간에 고주파 배선이 밀집하면서 신호 누화도 발생합니다. 이웃한 배선 사이의 전자기 간섭으로 옆 큐비트의 상태가 흔들립니다. 이러한 배선 문제를 풀기 위해 극저온 제어 회로 기술이 개발되고 있습니다. 상보형 금속 산화막 반도체 회로를 큐비트 칩 옆에 직접 붙이는 방식입니다.

극저온 단계에서 제어 신호를 생성하고 다중화해 배선 수를 줄입니다. 상온에서 냉동기로 이어지는 케이블 수를 획기적으로 줄일 수 있습니다. 하지만 이 제어 회로 역시 전력을 쓰며 자체적으로 열을 냅니다. 큐비트의 극저온 환경을 깨지 않는 극저전력 회로 설계가 필수적입니다.

실리콘 결정 계면의 미세 결함과 골짜기 에너지 분할

재료물리학적 관점에서도 실리콘 소자는 까다로운 과제를 안고 있습니다. 동위원소 정제로 원자핵 스핀 잡음은 성공적으로 차단했습니다. 그러나 실리콘 박막과 절연체 계면의 불완전성은 여전히 존재합니다. 실리콘과 이산화규소, 또는 실리콘-게르마늄 합금 계면이 대표적입니다. 이 접합면에는 원자 수준의 결합 결손이나 산소 공극이 생깁니다.

금속 전극과의 열팽창 계수 차이로 격자 변형 결함도 발생합니다. 이 결함에 포획된 전하들은 두 에너지 준위 사이를 무작위로 오갑니다. 이들이 만들어내는 저주파 전하 잡음은 나노 전극의 전위를 흔듭니다. 전위 우물의 깊이가 흔들려 교환 상호작용의 세기가 시간에 따라 표류합니다. 이는 2-큐비트 논리 연산의 정확도를 떨어뜨리는 주요 원인이 됩니다.

실험실에서 보고된 99.5퍼센트 충실도에도 이 문제가 얽혀 있습니다. 결함이 우연히 적은 최적의 소자 위치에서 관측되었을 수 있습니다. 칩 전체에서 고른 성능을 내려면 결함을 균일하게 제어해야 합니다. 더 복잡한 물리적 문제는 실리콘 특유의 골짜기 에너지 구조입니다. 실리콘의 전도대 바닥은 결정 축을 따라 6개의 동등한 골짜기를 이룹니다.

전자가 평면에 갇히면 수직 방향 골짜기 준위는 위로 밀려납니다. 바닥에는 두 개의 골짜기 준위만 남아 전자가 머물게 됩니다. 두 준위는 계면의 급격한 전위 변화에 의해 미세하게 분리됩니다. 이 에너지 차이를 골짜기 분할 에너지라 부릅니다. 이 간격이 열에너지보다 충분히 크지 않으면 심각한 문제가 발생합니다.

전자가 스핀 준위 대신 다른 골짜기 준위로 잘못 건너가게 됩니다. 이를 스핀과 골짜기 상태가 뒤섞이는 혼성화 현상이라 부릅니다. 계면의 원자 한 층 높이에 불과한 미세 요철도 에너지 간격을 바꿉니다. 수 마이크로전자볼트(μeV) 단위로 에너지가 요동쳐 소자 특성이 변합니다. 수천 개 소자에서 균일한 골짜기 간격을 확보하는 계면 공학이 시급합니다.

대규모 집적화를 향한 양자 반도체 공학의 과제와 전망

양자 하드웨어 분야는 여러 물리 플랫폼이 치열하게 경쟁하고 있습니다. 초전도 회로는 빠른 연산 속도로 수백 큐비트 시스템을 먼저 열었습니다. 그러나 소자 크기가 수백 마이크로미터로 커서 단일 칩 확장이 어렵습니다. 3차원 적층 모듈화와 복잡한 냉각 배선 비용이 확장의 발목을 잡습니다. 물리적 부피가 너무 커서 백만 소자 집적에 구조적 한계가 뚜렷합니다.

진공 중에 갇힌 이온을 쓰는 이온 트랩 방식도 주목받고 있습니다. 자연계의 동일한 원자를 써서 소자 간 편차가 전혀 없습니다. 수 초 이상의 긴 결맞음 시간과 뛰어난 연산 충실도를 보입니다. 하지만 개별 이온마다 레이저를 정밀하게 비추는 광학계가 복잡합니다. 게이트 연산 속도가 느려 빠른 오류 수정 주기를 감당하기 어렵습니다.

상용 반도체 공정 인프라와의 호환성은 실리콘 스핀 큐비트가 거대한 양자 시스템으로 도약할 수 있는 가장 강력한 무기입니다.

실리콘 스핀 큐비트는 크기와 제조 방식에서 독보적인 무기를 지닙니다. 소자 크기가 수십 나노미터라 고밀도 2차원 배열이 가능합니다. 연산 속도 역시 수십 나노초 수준으로 빨라 오류 수정에 유리합니다. 무엇보다 반세기에 걸쳐 완성된 반도체 공정을 활용할 수 있습니다. 300밀리미터(mm) 반도체 원판 제조 시설을 그대로 쓰게 됩니다.

경쟁 플랫폼이 전용 특수 장비를 바닥부터 만들어야 하는 것과 대조적입니다. 실리콘 큐비트는 극자외선 노광과 화학 기상 증착을 활용합니다. 원판 전체를 한 번에 검사하는 자동화 측정 기술도 접목할 수 있습니다. 이미 주요 연구 기관들은 상용 반도체 제조 라인을 이용하기 시작했습니다. 수천 개의 양자점을 균일한 수율로 찍어내는 공정 전환에 착수했습니다.

이번 99.5퍼센트 충실도 달성은 물질 고유의 잡음을 이겨냈다는 방증입니다. 기술 개발의 중심이 기초 물리 실험에서 반도체 양산 공학으로 옮겨갑니다. 수백만 개의 소자에 신호를 보내는 2차원 교차선 배선망이 개발되어야 합니다. 칩 전체에서 높은 수율과 소자 균일성을 얻는 공정이 마련되어야 합니다. 단일 전자를 길들인 물리학이 이제 대규모 반도체 공학과 만납니다.

• 실리콘스핀큐비트
• 양자오류수정
• 표면부호
• 반도체공정
• 극저온물리
• 양자집적회로